隨著半導(dǎo)體制造制程節(jié)點(diǎn)不斷推進(jìn)至5nm乃至2nm，晶圓檢測（Wafer Inspection）設(shè)備在晶圓品質(zhì)控制與良率提升中扮演著核心角色。檢測設(shè)備需在極高精度、超潔凈與穩(wěn)定的條件下運(yùn)行，任何微小的顆粒、熱漂移或機(jī)械振動(dòng)都可能造成檢測誤差。因此，設(shè)備中結(jié)